理解建立与保持时间的例外设置

在静态时序分析（STA）中，set_false_path 是一种关键的时序例外命令，用于指示综合或时序分析工具忽略特定路径上的时序检查。该命令不会禁用时序弧本身，而是告诉工具某些路径无需满足建立（setup）或保持（hold）时间要求。

通过 -setup 和 -hold 选项可以分别控制是否仅对建立时间或保持时间应用虚假路径设定：

• 若仅指定 -setup，则工具仍会执行保持时间检查；
• 若仅指定 -hold，则保留建立时间检查；
• 若两者均未指定，则整条路径既不进行建立也不进行保持检查。

基于信号边沿的路径控制

为了更精确地定义哪些转换路径应被排除，可使用 -rise 和 -fall 参数限定目标路径的输出跳变类型：

• -rise：仅作用于导致终点为上升沿变化的路径；
• -fall：仅针对产生下降沿变化的路径；
• 若未指定，默认涵盖所有跳变类型。

定义路径起点：-from 系列选项

使用 -from、-rise_from 或 -fall_from 可指定路径的驱动端点。三者互斥，只能选其一：

• -from [get_objects]：匹配以指定对象作为起点的所有路径，支持端口、引脚、寄存器时钟端或叶级单元；
• -rise_from：仅考虑由上升沿触发的源点；
• -fall_from：仅限下降沿激活的起始位置。

当对象包含时钟时，"上升/下降"指的是时钟源本身的边沿特性，而非传播到各个寄存器输入端的实际极性（因时钟树中可能插入反相缓冲器）。

设定路径途经节点：-through 控制

-through、-rise_through 和 -fall_through 用于描述必须经过的中间节点，可用于多段路径筛选：

• 多个 -through 可串联使用，表示依次穿越各指定点集；
• 每个参数接受端口、引脚或标准单元作为对象；
• 边沿敏感版本进一步限制信号在该点的转换方向。

定义路径终点：-to 系列选项

类似地，-to、-rise_to、-fall_to 指定接收端，且与边沿相关选项需保持一致：

• 若已使用 -fall，则必须配合 -fall_to；
• 终点对象同样包括时钟、端口、数据输入引脚或寄存器单元；
• 使用时钟对象表示所有受该时钟控制的目标寄存器输入端。

隐式 size_only 属性的影响

当路径定义中涉及组合逻辑单元（如门电路）的引脚或实例时，DC 会自动对该单元施加隐式的 size_only 属性，防止其在优化阶段被删除或替换。此属性无法通过 report_attribute 直接查看，但可通过以下命令观察：

report_cell -attributes
report_size_only
list_size_only_types

其中，隐式设置优先级高于显式调用 set_size_only 的情况。

移除已有虚假路径设置

要撤销先前定义的虚假路径规则，需使用 -reset_path 并复现原命令中的所有条件（如相同的起点、终点等），例如：

set_false_path -from A -to B -reset_path

这将清除此前从 A 到 B 的任何虚假路径声明。

添加注释提升可读性

利用 -comment 添加说明信息，有助于后续维护和脚本导出：

set_false_path -from clk1 -to clk2 -comment "异步时钟域间不检查"

该注释会在生成 SDC 文件时保留，增强约束文件的可追溯性。

多场景支持与局限性

需要注意的是，set_false_path 默认仅作用于当前工作场景（scenario）。在多角多模式（MCMM）环境中，若需跨工艺角或工作模式生效，必须显式在每个相关场景下重新应用该约束。

实际应用示例

考虑一个双时钟系统，包含两个异步时钟 clk1（周期10ns）和 clk2（周期15ns），以及一个输入端口 data_in。首先创建基本时钟和输入延迟：

create_clock -period 10 [get_ports clk1]
create_clock -period 15 [get_ports clk2]
set_input_delay 0.5 -clock clk1 [get_ports data_in]

默认情况下，工具会对所有路径执行完整时序分析。现在假设我们希望屏蔽所有从 data_in 下降沿出发的数据路径：

set_false_path -fall_from [get_ports data_in]

此后，对应路径将不再出现在时序报告中，表明已被成功排除。

进一步地，若需忽略整个 clk1 域到 clk2 域的跨时钟路径（典型异步处理场景）：

set_false_path -from [get_clocks clk1] -to [get_clocks clk2]

此时，所有源自主时钟 clk1 触发器、目的地为 clk2 触发器的路径都将被标记为无效，不再参与建立/保持检查。

最佳实践建议

• 避免过度使用 -through 类选项，因其可能导致工具搜索空间膨胀，影响运行效率；
• 跨时钟域约束优先使用时钟对象而非逐个引脚枚举，提升脚本简洁性和执行速度；
• 合理结合 set_case_analysis 与 set_disable_timing 实现复杂控制逻辑建模；
• 定期使用 report_timing_requirements 验证例外是否按预期加载。